DC/DC-Wandler für GaN-Gate-Treiber
05.02.2019
Dieses Whitepaper zeigt, wie die Verwendung von DC/DC-Wandlern mit geringer Ableitkapazität und die Einhaltung von Designrichtlinien diese Fehlerursachen eliminieren und das Design vereinfachen.
Inhaltsverzeichnis
- Einführung: Überlegungen zum GaN-Gate-Antrieb
- Konstruktionsrichtlinien für GaN-Gate-Treiber
- Beispiel für Gate-Treiberschaltungen (Download/Login)
- Anwendungsbeispiel: Isolierter Leistungsschalter (Download/Login)
- Anwendungsbeispiel: Half-Bridge-Endstufe (Download/Login)
- Anwendungsbeispiel: Brückenloser PFC (Blindstromkompensation) (Download/Login)
- Fazit (Download/Login)
Jetzt das ganze Whitepaper herunterladen
Einführung: Überlegungen zum GaN-Gate-Antrieb
Gallium Nitrid (GaN)-Halbleiter sind High Electron Mobility Transistoren (HEMT), eine Klasse von Transistoren, die für ihre nahezu idealen Schalteigenschaften bekannt sind. In einem HEMT bewegen sich die Elektronen innerhalb der Kristallstruktur als zweidimensionales Elektronengas mit extrem hoher Mobilität, was ein Gerät mit exzellenter Leitfähigkeit und niedrigem RDS(ON) ermöglicht. Die einzigartigen Eigenschaften von GaN erhöhen die Durchbruchsspannung, wodurch die internen Transistor-Schichten dünner und enger zusammengefasst werden können. Dies verbessert die Schaltgeschwindigkeit und reduziert die Gate-Kapazität.
Enhancement-Modus GaN-Transistoren (E-HEMTs) verfügen über eine Verarmungszone unter dem Gate, die den Elektronenfluss blockiert, bis eine positive Gate-Spannung relativ zum Source-Pin angelegt wird. Da diese Verarmungszone extrem dünn ist, wird nur eine geringe Menge an Ladung benötigt, um das Bauteil ein- oder auszuschalten, was Schaltgeschwindigkeiten im MHz-Bereich ermöglicht, ohne dass nennenswerte Schaltverluste auftreten.
Abb. 1: Schematischer Aufbau eines Enhancement Mode GaN-Transistors im AUS- und EIN-Zustand
Die extreme Dünnheit der Gate-Isolationsschicht bedeutet, dass hohe Gate-Source-Spannungen einen internen Überschlag verursachen können, obwohl das Material selbst eine hohe Durchbruchsspannung aufweist. Ein GaN E-HEMT erreicht eine typische volle Anhebungsspannung bei 7V, wird jedoch beschädigt, wenn die VGS ±10V überschreitet – deutlich niedriger als die Gate-Spannungen, die in IGBT- oder SiC-Gate-Treibern üblich sind. Aufgrund der extrem schnellen Anstiegs- und Abfallzeiten des kapazitätsarmen Gate-Kanals kann jede übermäßige Induktivität in der externen Gate-Ansteuerung zu Spannungsspitzen oder Überschwingen führen, was das Überschreiten dieser Spannungsgrenzen zur Folge haben könnte. Eine Gate-Treiberspannung von 6V stellt daher einen guten Kompromiss zwischen hoher Effizienz und sicherem Betrieb dar.
IGBT- oder SiC-Gate-Treiberschaltungen schalten typischerweise mit einer negativen Gate-Treiberspannung ab, um die Ladungsentnahme aus der Gate-Kapazität zu beschleunigen und die Abschaltzeit zu verringern. Im Gegensatz dazu haben GaN-Transistoren eine so geringe Gate-Kapazität, dass eine negative Gate-Spannung nicht notwendig ist. Eine Gate-Spannung von 0V schaltet den HEMT zuverlässig in Nanosekunden ab. Nur bei übermäßiger Layout-Induktivität würde eine negative Gate-Ansteuerung Schutz vor unbeabsichtigtem Einschalten durch Überschwingen bieten. Da HEMTs jedoch keine Body-Diode wie MOSFETs besitzen und symmetrisch leitend sind, erhöht eine negative Gate-Spannung die Rückwärtsleitungsverluste. Eine einseitige Gate-Treiberspannung von 6V-0V ist daher ideal.
Abbildung 2 zeigt die typischen Gate-Treiberspannungen, die für GaN verwendet werden, sowie zum Vergleich die Gate-Treiber-Versorgungsspannungen für IGBT- und SiC-Geräte der 1. und 2. Generation.
Abb. 2: Typische Gate-Treiber-Versorgungsspannungen für IGBT-, SiC- und GaN-Treiber
Enhancement-Modus GaN-Transistoren (E-HEMTs) verfügen über eine Verarmungszone unter dem Gate, die den Elektronenfluss blockiert, bis eine positive Gate-Spannung relativ zum Source-Pin angelegt wird. Da diese Verarmungszone extrem dünn ist, wird nur eine geringe Menge an Ladung benötigt, um das Bauteil ein- oder auszuschalten, was Schaltgeschwindigkeiten im MHz-Bereich ermöglicht, ohne dass nennenswerte Schaltverluste auftreten.
Abb. 1: Schematischer Aufbau eines Enhancement Mode GaN-Transistors im AUS- und EIN-Zustand
Die extreme Dünnheit der Gate-Isolationsschicht bedeutet, dass hohe Gate-Source-Spannungen einen internen Überschlag verursachen können, obwohl das Material selbst eine hohe Durchbruchsspannung aufweist. Ein GaN E-HEMT erreicht eine typische volle Anhebungsspannung bei 7V, wird jedoch beschädigt, wenn die VGS ±10V überschreitet – deutlich niedriger als die Gate-Spannungen, die in IGBT- oder SiC-Gate-Treibern üblich sind. Aufgrund der extrem schnellen Anstiegs- und Abfallzeiten des kapazitätsarmen Gate-Kanals kann jede übermäßige Induktivität in der externen Gate-Ansteuerung zu Spannungsspitzen oder Überschwingen führen, was das Überschreiten dieser Spannungsgrenzen zur Folge haben könnte. Eine Gate-Treiberspannung von 6V stellt daher einen guten Kompromiss zwischen hoher Effizienz und sicherem Betrieb dar.
IGBT- oder SiC-Gate-Treiberschaltungen schalten typischerweise mit einer negativen Gate-Treiberspannung ab, um die Ladungsentnahme aus der Gate-Kapazität zu beschleunigen und die Abschaltzeit zu verringern. Im Gegensatz dazu haben GaN-Transistoren eine so geringe Gate-Kapazität, dass eine negative Gate-Spannung nicht notwendig ist. Eine Gate-Spannung von 0V schaltet den HEMT zuverlässig in Nanosekunden ab. Nur bei übermäßiger Layout-Induktivität würde eine negative Gate-Ansteuerung Schutz vor unbeabsichtigtem Einschalten durch Überschwingen bieten. Da HEMTs jedoch keine Body-Diode wie MOSFETs besitzen und symmetrisch leitend sind, erhöht eine negative Gate-Spannung die Rückwärtsleitungsverluste. Eine einseitige Gate-Treiberspannung von 6V-0V ist daher ideal.
Abbildung 2 zeigt die typischen Gate-Treiberspannungen, die für GaN verwendet werden, sowie zum Vergleich die Gate-Treiber-Versorgungsspannungen für IGBT- und SiC-Geräte der 1. und 2. Generation.
Abb. 2: Typische Gate-Treiber-Versorgungsspannungen für IGBT-, SiC- und GaN-Treiber
Konstruktionsrichtlinien für GaN-Gate-Treiber
Abb. 3: Steigungsregelung mit Gate-Widerständen
- Die meisten ultraschnellen Gate-Treiber-ICs verfügen über eine Under-Voltage-Lockout-Funktion (UVLO), die den Ausgang deaktiviert, wenn die Versorgungsspannung zu niedrig ist. Gate-Treiber, die für IGBT- oder SiC-Anwendungen ausgelegt sind, haben oft relativ hohe UVLO-Schwellen, da sie für den Betrieb mit Versorgungsspannungen bis zu 24V konzipiert sind. Für GaN-Anwendungen muss ein Gate-Treiber ausgewählt werden, der mit den deutlich niedrigeren Gate-Spannungen, die bei GaN verwendet werden, kompatibel ist.
- Der Strom, der zum Laden und Entladen der Gate-Kapazität erforderlich ist, hängt sowohl von der Gate-Kapazität als auch von der Änderungsrate der Gate-Spannung ab. Obwohl die GaN-Gate-Kapazität relativ niedrig ist, erfordert das hohe dv/dt einen Gate-Treiber, der in der Lage ist, mindestens ±0,5A (idealerweise 1A für den Sink-Strom) zu liefern. Dieser Spitzenstrom sollte von einem Keramikkondensator bereitgestellt werden, der so nah wie möglich an den Treiberpins montiert ist. Der durchschnittliche Versorgungsstrom bleibt jedoch niedrig – typischerweise im Bereich von einigen zehn Milliampere. Der Sink-Pfad des Gate-Treibers sollte eine niedrige Impedanz (<2 Ohm) aufweisen, um das Risiko einer Querleitung zu minimieren.
- Ultraschnelle Gate-Drive-Designs sind anfällig für unbeabsichtigtes Einschalten (Querleitung) durch parasitäre Gate-Treiber-Induktivitäten, die mit dem hohen Miller-Kapazitäts-Entladestrom interagieren und eine Schwingung erzeugen, die die Gate-Spannung kurzzeitig anhebt. Um dies zu vermeiden, sollte die Anstiegsgeschwindigkeit mit einem dv/dt-Begrenzungswiderstand begrenzt werden. Ein Einschalt-Gate-Widerstand im Bereich von 10–20 Ohm führt typischerweise zu einer Anstiegsgeschwindigkeit von 80–40kV/µs. Der Ausschaltwiderstand sollte niedriger sein, um die Ausschaltverluste zu verringern. Eine Schottky-Diode parallel zum Gate-Widerstand ermöglicht eine unabhängige Steuerung der Ein- und Ausschalt-Flankensteilheit bei einem einzelnen Ausgangstreiber (siehe Abbildung 3).
- High-Side-Gate-Treiber werden häufig mit einer Bootstrap-Stromversorgungsschaltung (Abbildung 4) implementiert. Obwohl dies bedeutet, dass dieselbe isolierte Stromversorgung sowohl für High-Side- als auch für Low-Side-Treiber genutzt werden kann, hat diese Methode einige inhärente Einschränkungen.
Die Bootstrap-Diode muss eine ultraschnelle Erholungseigenschaft aufweisen. Wenn sie nicht so schnell wie der GaN-Transistor abschalten kann, fließt Rückstrom in die VDD-Versorgung. Diese Stromspitzen verkürzen nicht nur die Lebensdauer der Diode, sondern führen auch zu Hochfrequenzstörungen auf der Versorgungsschiene, die die EMV-Konformität erheblich beeinträchtigen.
Die Bootstrap-Diode muss eine ultraschnelle Erholungseigenschaft aufweisen. Wenn sie nicht so schnell wie der GaN-Transistor abschalten kann, fließt Rückstrom in die VDD-Versorgung. Diese Stromspitzen verkürzen nicht nur die Lebensdauer der Diode, sondern führen auch zu Hochfrequenzstörungen auf der Versorgungsschiene, die die EMV-Konformität erheblich beeinträchtigen.
Es entsteht ein Spannungsabfall von etwa 0,8–1,0V über der Hochspannungs-Bootstrap-Diode, was eine Versorgungsspannung von 7V erforderlich macht, um die gewünschte VDDH-Spannung von 6V zu erreichen. Während der Vorwärtsleitung kann die Schaltknotenspannung jedoch auf +0,5V ansteigen, was die effektive Gate-Treiber-Versorgungsspannung auf nur 5,5V reduziert. Ist diese Spannung zu niedrig, wird der GaN-HEMT nicht vollständig verstärkt, was zu höheren Leitungsverlusten führt. Dieses Problem ist besonders kritisch im Burst-Modus oder während des ersten Pulses nach dem Einschalten, wenn der Bootstrap-Kondensator aufgrund der engen Impulsbreite möglicherweise nicht vollständig aufgeladen ist.
Es wird jedoch nicht empfohlen, die Versorgungsspannung auf 7,5V zu erhöhen, um eine minimale VDDH von 6V zu gewährleisten. Unter Rückleitungsbedingungen kann die Schaltknotenspannung um bis zu -2,5V unter den Bodenwert sinken, was zu einer effektiven Bootstrap-Spannung von 6,5V + 2,5V = 9V führt – gefährlich nahe an der maximalen Gate-Spannung von 10V. Darüber hinaus kann die Wechselwirkung zwischen Laststrom und parasitären Induktivitäten negative Spannungsspitzen am Schaltknoten während der hohen di/dt-Übergänge erzeugen. Diese Transienten könnten die Bootstrap-Spannung über 10V ansteigen lassen, was das Risiko einer Gate-Überspannung birgt.
Abb. 4: Typische High-Side-Bootstrap-Versorgungsschaltung mit unerwünschten parasitären Induktivitäten
Eine zuverlässigere Lösung besteht in der Verwendung einer dedizierten, galvanisch isolierten Versorgung für den High-Side-Gate-Treiber. Diese Methode gewährleistet eine ...
Das gesamte Whitepaper lesen?
Anwendungen
