担心栅极驱动器的绝缘能力？采用'BIER'测试吧
2019-3-4
最新的宽带间隙（WBG）半导体正走向最理想的状态，也就是具有高电压和低损耗的超快速切换，而现代的MOSFET和沟槽IGBT也可以有高dV/dt和di/dt。然而，下桥臂电路中的快速切换会将瞬态电压耦合到栅极驱动电路，从而造成混乱或损坏，同时上桥臂栅极驱动器的信号和电源隔离还会受到应力影响。本文将探讨这些影响、解释如何减轻影响，以及评估应力和局部放电（PD）带来的损伤的实验结果。
使用宽带隙（WBG）技术的现代半导体开关、MOSFET和一些IGBT能够实现极快的切换。这减少了开关转换的功耗，同时在高效率、高功率密度、更小的无源组件和更低成本下进行高频率的运作。然而，高dV/dt和di/dt的缺点是会增加栅极驱动绝缘系统的EMI和应力。图1为IGBT的典型栅极驱动电路，在5V和20V之间施加正电压以将器件开启，0V将其关断。该电路也非常适用于SiC和GaN技术中的增强型Si MOSFET和WBG器件；在所有的情况下，器件都保证在连续栅极施加0V时关断。
图1：基本栅极驱动电路
但是如图2所示，器件快速切换时会出现问题，寄生电容和电感组件将造成问题。
图2：有寄生组件的栅极驱动器
如果以di/dt为例，漏极-源极电流为10A/ns（这在最先进的GaN是有可能的），源电感为15nH。若V = - L di/dt，150V会出现在电感器两端。在关断时，电压拖动源极为负极，与栅极驱动相反，并且在导通时方向为正，再次与栅极驱动相反。这可能降低效率，虚假开启甚至会导致击穿而造成损坏。15nH可能看起来很大，但对应到PCB轨道其实仅25mm。即使约1.2nH的PCB通孔电感也会产生12V瞬态电压。在这些高di/dt的情况下，只有芯片尺寸封装以开尔文连接到栅极驱动的栅极和源极是实用的。在关断的状态下施加负电压来驱动栅极可以对无法避免的电感有些帮助。
在实际电路中，例如逆变器或电机控制中的推挽式或全桥式的电路，两个下桥臂器件通常共享源极和栅极驱动电流的共同回路，如图3所示。
图3：下桥臂器件使用共接地
现在不能使用开尔文连接因为两个驱动器各有自己的回路。两个驱动器接地和两个发射极（源极）必须接在一起，如果这个接点为靠近左侧开关的Powergnd 1，右侧开关将比左侧有更多的源极连接电感，导致不对称开关、潜在的EMI以及由电感两端的感应电压造成的损坏。如果要对称，Powergnd 2是唯一的选择，但是现在两个源在栅极驱动环路中具有相同且又高的连接电感，因此这不是一个适当的折衷办法，特别是当高功率系统的设备没有设在一起。
解决方案是为两个栅极驱动提供隔离信号和电源，如图4所示。现在，驱动器信号和电源返回可以直接连接到各自的器件发射器（源），不包括驱动器环路中大部份的外部电感。
图4：栅极驱动采用开尔文连接以及信号和电源隔离
上桥臂开关之挑战
图4的配置解决了di/dt引起的发射极（源极）电感的栅极电压瞬变的问题。该配置通常也用于H桥的两个上桥臂开关，其中两个栅极驱动返回实际上是反相开关节点，因此必须与彼此隔离。在上桥臂的配置中，在栅极驱动隔离部件上出现的高开关电压可能引起其他问题。根据I = C dV/dt来看，高dV/dt可能是由隔离电容产生的位移电流所导致的问题。由于边缘速率很容易达到100V/ns，10pF势垒电容可能让一安培电流的通过并在栅极驱动电路的初级电路中循环，可能造成工作中断。
栅极驱动信号隔离组件通常是光耦合器或变压器，有时也会使用电容耦合。表1为隔离栅极驱动器IC的关键参数，其中有与我们的高dV/dt电路最相关的共模瞬态抗扰度（CMTI）。然而，该值是实验室测量出的数据，很有可能是单脉冲。没有提及在持续高压、高dV/dt波形下的可靠性。
表1：隔离栅极驱动之关键参数
其他VIORM/VIOWM/VIOTM/VPR参数也很重要，但与我们的开关电路无直接关系因为标准测试通常设定为50/60Hz，DC或峰值。单独的栅极驱动变压器具有相似的限制，通常只需要一秒或一分钟、DC或50/60Hz的AC电流的简单Hi-pot测试。在绕组或CMTI上施加高频开关电压的可靠性评级十分少见。以变压器来说，获得高隔离度的方法因应用而异；漆包线可以单独进行Hi-pot测试但不可靠，几乎可以保证漆面上会有针孔。安全机构当然不允许将其作为任何电压的安全势垒。具有更好绝缘性的电线如“三重绝缘线”可以获得安全机构的认可，但是体积过于庞大，导致变压器会有相对高的耦合电容和位移电流。由于绝缘层之间的局部放电（PD）效应，因此在高开关电压下三重绝缘线的表现不佳。如果要满足安全机构的要求，理想的结构是绕组互相分开，中间有足够的空间、提供低绕组电容，同时不依赖可能导致局部放电的固体材料，如图5所示。
图5：栅极驱动变压器的绕组互相分开
相同的考虑因素也适用于隔离栅极驱动电源内部的变压器，CMTI时常被忽略，高压隔离也常以各种方式显示。
局部放电影响
我们已经提到了局部放电（PD），即固体绝缘材料受高压应力后缓慢降解的现象。该现象是由材料的微孔连续遭受破坏而引起的。如果是有机材料，等离子体会导致碳化。空隙造成永久性短路，降低了整体的绝缘厚度，从而在剩余的绝缘层上产生更强的电压场，并最终导致完全失效。PD效应在“起始”电压突然开始，该电压取决于空隙中的气体、压力和空隙大小，以帕邢曲线[1]为特征。若为开关电压，那么起始电压会由频率决定。
另外，也不应完全对散装材料的击穿电压信以为真。例如，玻璃被认为是优异绝缘体，具有约60kV/mm的击穿电压，但这是在频率为60Hz的情况下。如果频率为1MHz，数值小于十分之一，约为5kV/mm。对于一些绝缘间距为<10μm的栅极驱动IC，则需要仔细考虑高频效应。
因此，开关电压、dV/dt和频率是评估绝缘可靠性的关键参数。由过冲和寄生电容和电感的谐振引起的瞬态电压也应要经过评估并加到系统电压中。
势垒绝缘评估与研究
栅极驱动电源制造商RECOM [2]已知晓DC-DC转换器的变压器有高开关共模电压的潜在问题，并与Technische Universität Graz 和FH Johanneum 大学的绝缘材料专家Priv.-Doz. Dipl.-Ing. Dr.techn. Christof Sumereder一起进行研究。 这个项目的内部代号为BIER（ 势垒绝缘评估与研究之缩写），其中包括了对30个半桥功率级的评估，这些半功率级专门采用隔离式上桥臂和下桥臂开关结构，如图6所示。表2为三种不同的配置在70°C环境温度下工作1464小时，直流电压为1000V、开关频率为50kHz、边沿速率为65kV/μs。T1未包含在测试中
图6：PD测试评估电路
表2：BIER测试配置
局部放电在测试之前后各测量一次，性能没有显着降低（图7）。PD启动电压保持在所施加的开关峰值电压的两倍，表示具有良好的余量以及良好的长期可靠性。如需完整报告请访问RECOM网站[3]。
图7：PD评估结果
结论
在推挽式和桥式电路中，隔离栅极驱动信号和功率解决了在下桥臂和上桥臂电路中耦合到栅极的电压瞬变的问题。然而在高频和高边沿速率下，上桥臂的隔离组件仍然承受高共模电压应力。 实际的局部放电测试显示出栅极驱动DC-DC电源的隔离组件可以经过设计来具有良好的长期可靠性。
RECOM提供各种系列的DC-DC转换器，输出电压和隔离额定值适用于IGBT、SiC和GaN技术之上桥臂栅极驱动应用。
文献
https://en.wikipedia.org/wiki/Paschen%27s_law
https://recom-power.com
https://recom-power.com/en/report-gate-driver-converter-under-dvdt-stress.html
RECOM: We Power your Products
图1：基本栅极驱动电路
但是如图2所示，器件快速切换时会出现问题，寄生电容和电感组件将造成问题。
图2：有寄生组件的栅极驱动器
如果以di/dt为例，漏极-源极电流为10A/ns（这在最先进的GaN是有可能的），源电感为15nH。若V = - L di/dt，150V会出现在电感器两端。在关断时，电压拖动源极为负极，与栅极驱动相反，并且在导通时方向为正，再次与栅极驱动相反。这可能降低效率，虚假开启甚至会导致击穿而造成损坏。15nH可能看起来很大，但对应到PCB轨道其实仅25mm。即使约1.2nH的PCB通孔电感也会产生12V瞬态电压。在这些高di/dt的情况下，只有芯片尺寸封装以开尔文连接到栅极驱动的栅极和源极是实用的。在关断的状态下施加负电压来驱动栅极可以对无法避免的电感有些帮助。
在实际电路中，例如逆变器或电机控制中的推挽式或全桥式的电路，两个下桥臂器件通常共享源极和栅极驱动电流的共同回路，如图3所示。
图3：下桥臂器件使用共接地
现在不能使用开尔文连接因为两个驱动器各有自己的回路。两个驱动器接地和两个发射极（源极）必须接在一起，如果这个接点为靠近左侧开关的Powergnd 1，右侧开关将比左侧有更多的源极连接电感，导致不对称开关、潜在的EMI以及由电感两端的感应电压造成的损坏。如果要对称，Powergnd 2是唯一的选择，但是现在两个源在栅极驱动环路中具有相同且又高的连接电感，因此这不是一个适当的折衷办法，特别是当高功率系统的设备没有设在一起。
解决方案是为两个栅极驱动提供隔离信号和电源，如图4所示。现在，驱动器信号和电源返回可以直接连接到各自的器件发射器（源），不包括驱动器环路中大部份的外部电感。
图4：栅极驱动采用开尔文连接以及信号和电源隔离
上桥臂开关之挑战
图4的配置解决了di/dt引起的发射极（源极）电感的栅极电压瞬变的问题。该配置通常也用于H桥的两个上桥臂开关，其中两个栅极驱动返回实际上是反相开关节点，因此必须与彼此隔离。在上桥臂的配置中，在栅极驱动隔离部件上出现的高开关电压可能引起其他问题。根据I = C dV/dt来看，高dV/dt可能是由隔离电容产生的位移电流所导致的问题。由于边缘速率很容易达到100V/ns，10pF势垒电容可能让一安培电流的通过并在栅极驱动电路的初级电路中循环，可能造成工作中断。
栅极驱动信号隔离组件通常是光耦合器或变压器，有时也会使用电容耦合。表1为隔离栅极驱动器IC的关键参数，其中有与我们的高dV/dt电路最相关的共模瞬态抗扰度（CMTI）。然而，该值是实验室测量出的数据，很有可能是单脉冲。没有提及在持续高压、高dV/dt波形下的可靠性。
表1：隔离栅极驱动之关键参数
其他VIORM/VIOWM/VIOTM/VPR参数也很重要，但与我们的开关电路无直接关系因为标准测试通常设定为50/60Hz，DC或峰值。单独的栅极驱动变压器具有相似的限制，通常只需要一秒或一分钟、DC或50/60Hz的AC电流的简单Hi-pot测试。在绕组或CMTI上施加高频开关电压的可靠性评级十分少见。以变压器来说，获得高隔离度的方法因应用而异；漆包线可以单独进行Hi-pot测试但不可靠，几乎可以保证漆面上会有针孔。安全机构当然不允许将其作为任何电压的安全势垒。具有更好绝缘性的电线如“三重绝缘线”可以获得安全机构的认可，但是体积过于庞大，导致变压器会有相对高的耦合电容和位移电流。由于绝缘层之间的局部放电（PD）效应，因此在高开关电压下三重绝缘线的表现不佳。如果要满足安全机构的要求，理想的结构是绕组互相分开，中间有足够的空间、提供低绕组电容，同时不依赖可能导致局部放电的固体材料，如图5所示。
图5：栅极驱动变压器的绕组互相分开
相同的考虑因素也适用于隔离栅极驱动电源内部的变压器，CMTI时常被忽略，高压隔离也常以各种方式显示。
局部放电影响
我们已经提到了局部放电（PD），即固体绝缘材料受高压应力后缓慢降解的现象。该现象是由材料的微孔连续遭受破坏而引起的。如果是有机材料，等离子体会导致碳化。空隙造成永久性短路，降低了整体的绝缘厚度，从而在剩余的绝缘层上产生更强的电压场，并最终导致完全失效。PD效应在“起始”电压突然开始，该电压取决于空隙中的气体、压力和空隙大小，以帕邢曲线[1]为特征。若为开关电压，那么起始电压会由频率决定。
另外，也不应完全对散装材料的击穿电压信以为真。例如，玻璃被认为是优异绝缘体，具有约60kV/mm的击穿电压，但这是在频率为60Hz的情况下。如果频率为1MHz，数值小于十分之一，约为5kV/mm。对于一些绝缘间距为<10μm的栅极驱动IC，则需要仔细考虑高频效应。
因此，开关电压、dV/dt和频率是评估绝缘可靠性的关键参数。由过冲和寄生电容和电感的谐振引起的瞬态电压也应要经过评估并加到系统电压中。
势垒绝缘评估与研究
栅极驱动电源制造商RECOM [2]已知晓DC-DC转换器的变压器有高开关共模电压的潜在问题，并与Technische Universität Graz 和FH Johanneum 大学的绝缘材料专家Priv.-Doz. Dipl.-Ing. Dr.techn. Christof Sumereder一起进行研究。 这个项目的内部代号为BIER（ 势垒绝缘评估与研究之缩写），其中包括了对30个半桥功率级的评估，这些半功率级专门采用隔离式上桥臂和下桥臂开关结构，如图6所示。表2为三种不同的配置在70°C环境温度下工作1464小时，直流电压为1000V、开关频率为50kHz、边沿速率为65kV/μs。T1未包含在测试中
图6：PD测试评估电路
表2：BIER测试配置
局部放电在测试之前后各测量一次，性能没有显着降低（图7）。PD启动电压保持在所施加的开关峰值电压的两倍，表示具有良好的余量以及良好的长期可靠性。如需完整报告请访问RECOM网站[3]。
图7：PD评估结果
结论
在推挽式和桥式电路中，隔离栅极驱动信号和功率解决了在下桥臂和上桥臂电路中耦合到栅极的电压瞬变的问题。然而在高频和高边沿速率下，上桥臂的隔离组件仍然承受高共模电压应力。 实际的局部放电测试显示出栅极驱动DC-DC电源的隔离组件可以经过设计来具有良好的长期可靠性。
RECOM提供各种系列的DC-DC转换器，输出电压和隔离额定值适用于IGBT、SiC和GaN技术之上桥臂栅极驱动应用。
文献
https://en.wikipedia.org/wiki/Paschen%27s_law
https://recom-power.com
https://recom-power.com/en/report-gate-driver-converter-under-dvdt-stress.html
RECOM: We Power your Products
应用
